INTERRUPCAO

http://www.englishandculture.com/blog/bid/97032/Business-Meeting-English-Skills-How-to-Interrupt

© Prof. Eng° esp Luiz Antonio Vargas Pinto
www.vargasp.com

Fontes de interrupção

- 3 externas: INT0, INT1 e INT2 (RB0, RB1 e RB2)
  - ☒ Ativas por borda
- Mudança de estado de RB4 a RB7
- Timer overflow
- Alteração no comparador analógico
- Término de conversão A/D
- Escrita na EEPROM
- Comunicação Serial

© Prof. Vargas

Interrupções



© Prof. Vargas

Prioridades



© Prof. Vargas

Cadeia de prioridade



© Prof. Vargas


PC<20:0>
CALL, RCALL, RETURN,
RETFIE, RETLW, CALLW,
ADDULNK, SUBULNK
21
Stack Level 1
Stack Level 31
Reset Vector
0000h
High
High-Priority Interrupt Vector
0008h
Low
Low-Priority Interrupt Vector
0018h
On-Chip
Program Memory
7FFFh
8000h
Read '0'
1FFFFFh
200000h
User Memory Space

© Prof. Vargas

Bits chave geral de interrupção

- GIEH
- GIEL
- IPEN – Interrupt Priority Enable

INTCON: INTERRUPT CONTROL REGISTER

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF(1)
7	6	5	4	3	2	1	0

RCON: RESET CONTROL REGISTER

R/W-0	R/W-1(1)	U-0	R/W-1	R-1	R-1	R/W-0(2)	R/W-0
IPEN	SBOREN		$\overline{RI}$	$\overline{TO}$	$\overline{PD}$	$\overline{POR}$	$\overline{BOR}$
7	6	5	4	3	2	1	0

© Prof. Vargas

Final de bit

- IF ⇨ Flag
- IP ⇨ Prioridade
- IE ⇨ Habilitação

© Prof. Vargas

RCON: RESET CONTROL REGISTER

IPEN	SBOREN		$\overline{RI}$	$\overline{TO}$	$\overline{PD}$	$\overline{POR}$	$\overline{BOR}$
7	6	5	4	3	2	1	0

- IPEN: Interrupt Priority Enable bit
  - 1 = Habilita níveis de prioridade na interrupção
  - 0 = Sem níveis de prioridade – Compatível com família 16F
- SBOREN: BOR SoftwaRe Enable bit (1)
  - If BOREN1:BOREN0 = 01:
    - 1 = BOR está habilitado
    - 0 = BOR está desabilitado
  - If BOREN1:BOREN0 = 00, 10 or 11:
    - Bit está habilitado e lido como 0.
- Unimplemented: Lido como 0
- RI: RESET Instruction Flag bit
  - 1 = Uma instrução RESET não foi executada (set só pelo firmware)
  - 0 = Uma instrução RESET foi executada causando Reset (must be set in software after a Brown-out Reset occurs)

© Prof. Vargas

RCON: RESET CONTROL REGISTER

IPEN	SBOREN		$\overline{RI}$	$\overline{TO}$	$\overline{PD}$	$\overline{POR}$	$\overline{BOR}$
7	6	5	4	3	2	1	0

- **TO**: Watchdog Time-Out Flag bit
  - 1 = Set by power-up, instrução CLRWDT ou instrução SLEEP
  - 0 = Um WDT time-out ocorreu
- **PD**: Power-Down Detection Flag bit
  - 1 = Set by power-up ou pela instrução CLRWDT
  - 0 = Set by execução da instrução SLEEP
- **POR**: Power-on Reset Status bit (2)
  - 1 = Não ocorreu um Power-on Reset (set só pelo firmware)
  - 0 = Ocorreu um Power-on Reset (must be set in software after a Power-on Reset occurs)
- **BOR**: Brown-out Reset Status bit
  - 1 = Não ocorreu um Brown-out Reset (set só por firmware)
  - 0 = Ocorreu um Brown-out Reset (must be set in software after a Brown-out Reset occurs)

© Prof. Vargas

IPR1: PERIPHERAL INTERRUPT PRIORITY REGISTER 1

SPPIP	ADIP	RCIP	TXIP	SSPIP	CCPIP	TMR2IP	TMR1IP
7	6	5	4	3	2	1	0

1 = High priority
0 = Low priority

SPPIP: Streaming Parallel Port Read/Write Interrupt Priority bit(1)

ADIP: A/D Converter Interrupt Priority bit

RCIP: EUSART Receive Interrupt Priority bit

TXIP: EUSART Transmit Interrupt Priority bit

SSPIP: Master Synchronous Serial Port Interrupt Priority bit

CCP1IP: CCP1 Interrupt Priority bit

TMR2IP: TMR2 to PR2 Match Interrupt Priority bit

TMR1IP: TMR1 Overflow Interrupt Priority bit

Notas:
1. Não há bit reservado para dispositivos de 28 pinos e é sempre mantido em 0
2. Não há bit de prioridade associado ao INT0. Este é sempre uma interrupção de alta prioridade.

© Prof. Vargas

IPR2: PERIPHERAL INTERRUPT PRIORITY REGISTER 2

OSCFIP	CMIP	USBIP	EEIP	BCLIP	HLVDIP	TMR3IP	CCP2IP
7	6	5	4	3	2	1	0

1 = High priority
0 = Low priority

OSCFIP: Oscillator Fail Interrupt Priority bit

CMIP: Comparator Interrupt Priority bit

USBIP: USB Interrupt Priority bit

EEIP: Data EEPROM/Flash Write Operation Interrupt Priority bit

BCLIP: Bus Collision Interrupt Priority bit

HLVDIP: High/Low-Voltage Detect Interrupt Priority bit

TMR3IP: TMR3 Overflow Interrupt Priority bit

CCP2IP: CCP2 Interrupt Priority bit

© Prof. Vargas

PIE1: PERIPHERAL INTERRUPT ENABLE 1

SPPIE	ADIE	RCEI	TXIE	SSPIE	CCPIE	TMR2IE	TMR1IE
7	6	5	4	3	2	1	0

1 = Enables
0 = Disables

SPPIE: Streaming Parallel Port Read/Write Interrupt Enable bit(1)

ADIE: A/D Converter Interrupt Enable bit

RCIE: EUSART Receive Interrupt Enable bit

TXIE: EUSART Transmit Interrupt Enable bit

SSPIE: Master Synchronous Serial Port Interrupt Enable bit

CCP1IE: CCP1 Interrupt Enable bit

TMR2IE: TMR2 to PR2 Match Interrupt Enable bit

TMR1IE: TMR1 Overflow Interrupt Enable bit

Note 1: This bit is reserved on 28-pin devices; always maintain this bit clear.

© Prof. Vargas

PIE2: PERIPHERAL INTERRUPT ENABLE REGISTER 2

OSCFIE	CMIE	USBIE	EEIE	BCLIE	HLVDIE	TMR3IE	CCP2IE
7	6	5	4	3	2	1	0

1 = Enabled
0 = Disabled

OSCFIE: Oscillator Fail Interrupt Enable bit

CMIE: Comparator Interrupt Enable bit

USBIE: USB Interrupt Enable bit

EEIE: Data EEPROM/Flash Write Operation Interrupt Enable bit

BCLIE: Bus Collision Interrupt Enable bit

HLVDIE: High/Low-Voltage Detect Interrupt Enable bit

TMR3IE: TMR3 Overflow Interrupt Enable bit

CCP2IE: CCP2 Interrupt Enable bit

© Prof. Vargas

PIR1: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 1

SPPIF	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
7	6	5	4	3	2	1	0

- SPPIF: Streaming Parallel Port Read/Write Interrupt Flag
  - 1 = Uma escrita/leitura toma lugar (limpa por software)
  - 0 = Inoperante
- ADIF: A/D Converter Interrupt Flag
  - 1 = A/D terminou a conversão (limpa por software)
  - 0 = A/D Conversão ainda não terminou
- RCIF: EUSART Receive Interrupt Flag
  - 1 = Buffer de recepção (RCREG) está cheio (limpa quando TXREG é escrito)
  - 0 = Buffer de recepção (RCREG) está vazio
- TXIF: EUSART Transmit Interrupt Flag
  - 1 = Buffer de Transmissão (RCREG) está vazio (limpa quando RCREG é lido)
  - 0 = Buffer de Transmissão (RCREG) está cheio
- SSPIF: Master Synchronous Serial Port Interrupt Flag
  - 1 = A Transmissão/Recepção está terminada (limpa por software)
  - 0 = A espera de Transmissão/Recepção

© Prof. Vargas

PIR1: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 1

SPPIF	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
7	6	5	4	3	2	1	0

CCP1IF: CCP1 Interrupt Flag

- Capture mode:
  1 = Um registro TMR1 de captura ocorreu (deve ser limpa por software)
  0 = Não ocorreu captura em TMR1
- Compare mode:
  1 = uma comparação match com TMR1 ocorreu (deve ser limpa por software)
  0 = Não ocorreu uma comparação match com TMR1
- PWM mode: (Unused in this mode)

TMR2IF: TMR2 to PR2 Match Interrupt Flag bit

- 1 = TMR2 to PR2 match ocorreu (deve ser limpa por software)
- 0 = Não ocorreu uma comparação match TMR2 to PR2

TMR1IF: TMR1 Overflow Interrupt Flag bit

- 1 = ocorreu overflow no registro TMR1 (deve ser limpa por software)
- 0 = Não ocorreu overflow em TMR1

Note 1: bit reservado para dispositivos 28-pinos; este bit deve ser mantido em 0

© Prof. Vargas

PIR2: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 2

OSCFIF	CMIF	USBIF	EEIF	BCLIF	HLVDIF	TMR3IF	CCP2IF
7	6	5	4	3	2	1	0

- **OSCFIF: Oscillator Fail Interrupt Flag**
  - 1 = System oscillator failed, clock input has changed to INTOSC (deve ser limpa por software)
  - 0 = System clock operating
- **CMIF: Comparator Interrupt Flag**
  - 1 = Entrada do comparador foi alterada (deve ser limpa por software)
  - 0 = Sem alterações na entrada do comparador
- **USBIF: USB Interrupt Flag**
  - 1 = USB solicitou interrupção (deve ser limpa por software)
  - 0 = não há solicitação da interrupção pela USB
- **EEIF: Data EEPROM/Flash Write Operation Interrupt Flag**
  - 1 = A operação de escrita terminou (deve ser limpa por software)
  - 0 = A escrita não completou ou não iniciou
- bit 3 **BCLIF: Bus Collision Interrupt Flag bit**
  - 1 = A bus collision has occurred (must be cleared in software)
  - 0 = No bus collision occurred

© Prof. Vargas

PIR2: PERIPHERAL INTERRUPT REQUEST (FLAG) REGISTER 2

OSCFIF	CMIF	USBIF	EEIF	BCLIF	HLVDIF	TMR3IF	CCP2IF
7	6	5	4	3	2	1	0

- **HLVDIF:** High/Low-Voltage Detect Interrupt Flag bit
  - 1 = Uma condição de Alat ou Baixa tensão ocorreu (deve ser limpa por software)
  - 0 = Não ocorreu
- **TMR3IF:** TMR3 Overflow Interrupt Flag bit
  - 1 = TMR3 sofreu overflow (deve ser limpa por software)
  - 0 = TMR3 não registrou overflow
- **bit 0 CCP2IF:** CCP2 Interrupt Flag bit
  - Capture mode:
    1 = Uma captura em TMR1 ou TMR3 ocorreu (deve ser limpa por software)
    0 = Não ocorreu captura em TMR1 ou TMR3
  - Compare mode:
    1 = uma comparação match ocorreu em TMR1 ou TMR3 (deve ser limpa por software)
    0 = Não ocorreu uma comparação match
  - PWM mode (Unused in this mode)

© Prof. Vargas

INTCON: INTERRUP CONTROL REGISTER

GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF
7	6	5	4	3	2	1	0

- **GIE/GIEH:** Global Interrupt Enable
  - IPEN = 0:
    - 1 = Habilita interrupções não mascaráveis
    - 0 = Desabilita
  - IPEN = 1:
    - 1 = Habilita todas interrupções high-priority
    - 0 = Desabilita
- **PEIE/GIEL:** Peripheral Interrupt Enable
  - IPEN = 0:
    - 1 = Habilita todas as interrupções de periféricos não mascaráveis
    - 0 = Desabilita
  - IPEN = 1:
    - 1 = Habilita interrupção de todos periféricos low-priority (se GIE/GIEH = 1)
    - 0 = Desabilita todos low-priority
- **TMR0IE:** TMR0 Overflow Interrupt Enable
  - 1 = Habilita
  - 0 = Desabilita

© Prof. Vargas

INTCON: INTERRUP CONTROL REGISTER

GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF
7	6	5	4	3	2	1	0

- **INT0IE:** INT0 External Interrupt Enable
  - 1 = Habilita
  - 0 = Desabilita
- **RBIE:** RB Port Change Interrupt Enable
  - 1 = Habilita
  - 0 = Desabilita
- **TMR0IF:** TMR0 Overflow Interrupt Flag
  - 1 = TMR0 overflow (deve ser limpa por software)
  - 0 = TMR0 not overflow
- **INT0IF:** INT0 External Interrupt Flag
  - 1 = INT0 ocorreu (deve ser limpa por software)
  - 0 = INT0 não ocorreu
- **RBIF:** RB Port Change Interrupt Flag bit
  - 1 = Ao menos um dos pinos RB7 a RB4 mudou de estado (deve ser limpa por software)
  - 0 = Nenhum mudou de estado

Nota 1: A Uma condição mismatch continuará a setar este bit. Lendo o PORTB, e esperando um ciclo de instrução adicional. Finalizando a condição de mismatch permite limpar o bit.

© Prof. Vargas

INTCON2: INTERRUPT CONTROL REGISTER 2

$\overline{\text{RBPU}}$	INTEDG0	INTEDG1	INTEDG2		TMR0IP		RBIP
7	6	5	4	3	2	1	0

- RBPU: PORTB Pull-up Enable
  - 1 = Desabilita os pull-ups do PORTB
  - 0 = Os pull-ups do PORTB são habilitados por valores do port LATCH
- INTEDG0: External Interrupt 0 Edge Select
  - 1 = Interrupção na rising edge
  - 0 = Interrupção na falling edge
- INTEDG1: External Interrupt 1 Edge Select
  - 1 = Interrupção na rising edge
  - 0 = Interrupção na falling edge
- INTEDG2: External Interrupt 2 Edge Select
  - 1 = Interrupção na rising edge
  - 0 = Interrupção na falling edge
- Unimplemented: Read as 0
- TMR0IP: TMR0 Overflow Interrupt Priority
  - 1 = High prioridade
  - 0 = Low prioridade
- Unimplemented: Read as 0
- RBIP: RB Port Change Interrupt Priority
  - 1 = High prioridade
  - 0 = Low prioridade

© Prof. Vargas

INTCON3: INTERRUPT CONTROL REGISTER 3

INT2IP	INT1IP		INT2IE	INT1IE		INT2IF	INT1IF
7	6	5	4	3	2	1	0

- INT2IP: INT2 External Interrupt Priority
  - 1 = High prioridade
  - 0 = Low priority
- INT1IP: INT1 External Interrupt Priority
  - 1 = High prioridade
  - 0 = Low priority
- Unimplemented: Read as 0
- INT2IE: INT2 External Interrupt Enable
  - 1 = High prioridade
  - 0 = Low priority
- INT1IE: INT1 External Interrupt Enable
  - 1 = Habilita INT1
  - 0 = Desabilita INT1
- Unimplemented: Read as 0
- INT2IF: INT2 External Interrupt Flag
  - 1 = Ocorreu INT2 (deve ser limpa por software)
  - 0 = Não ocorreu INT2
- INT1IF: INT1 External Interrupt Flag
  - 1 = Ocorreu INT1 (deve ser limpa por software)
  - 0 = Não ocorreu INT1

© Prof. Vargas

Em C ...



Para criar a função ISP, podemos usar a ferramenta Interrupt Assistant

© Prof. Vargas

Preparando...



© Prof. Vargas

Seguindo...

Nomes definidos com a ferramenta Interrupt Assistant

```
void Baixa() iv 0x0018 ics ICS_AUTO
{

}

void Alta() iv 0x0008 ics ICS_AUTO
{

}
```

© Prof. Vargas